基站射頻卡時鐘樹研究與設計

文章出處：http://botanicstilllife.com 作者：中國一卡通網(wǎng) 收編   人氣： 發(fā)表時間：2011年10月11日

　　由于偶爾需要支持遠程射頻頭內(nèi)的射頻卡，大多數(shù)射頻卡會采用一個基于鏈路到基站的恢復時鐘作為輸入時鐘。這些單輸入時鐘的質(zhì)量很差，可能需要清理明顯的抖動，為的是有效生成射頻卡上的其他時鐘。

　　因此，射頻卡時鐘樹的核心必須是一個具有可編程輸出頻率的抖動衰減器。本文的其余部分將討論性能屬性和需要這些性能屬性的原因，以及其他時鐘樹要求。

　　射頻卡架構(gòu)注意事項

　　當今，大多數(shù)基站射頻卡設計執(zhí)行的許多操作都需要在數(shù)字域中建立或終止LTE或多載波GSM等協(xié)議信號。這是處理錯誤校正、信道映射和數(shù)字分割I(lǐng)、Q數(shù)據(jù)流的更簡單方法。這種復合信號的復雜數(shù)據(jù)流還需要在發(fā)送和接收兩個方向進行非常小心的濾波/信號處理。在數(shù)字域這樣做可以避免像精密元件值匹配的代價。

　　盡管數(shù)字操作多種多樣，在某些時候信號必須調(diào)制成一個載波，它可以在824MHz～2.62GHz范圍內(nèi)并以模擬信號傳輸。大多數(shù)基站架構(gòu)的地址多信道協(xié)議包括LTE、WiMax和多載波GSM使用的單級模擬轉(zhuǎn)換方法，如圖1所示。

圖1 典型的LTE射頻卡架構(gòu)

　　在發(fā)送端，除第一次調(diào)制外，各子載波都合并成一個數(shù)字流。這個基帶信號隨后由DAC轉(zhuǎn)換為移相偏移模擬I、Q數(shù)據(jù)流，然后通過正交模擬混頻器向上轉(zhuǎn)換為傳輸頻率?？勺兒凸潭ㄔ鲆娣糯笃饕约半p工濾波器用于將有用信號沿著路徑提高到其傳輸頻段的所需強度，而只增加了少量噪聲及失真，同時最大限度減少了傳輸頻段以外的能量，以防止對其他射頻信道的干擾。

　　在接收端，射頻信號通常經(jīng)過放大、濾波，然后通過一個混頻器轉(zhuǎn)換為75～250MHz范圍的較低中頻(IF)，在該范圍內(nèi)射頻信號通過一個可變數(shù)量、經(jīng)過濾波并最后由一個流水線ADC根據(jù)奈奎斯特準則采樣進一步放大。然后，在數(shù)字域中處理子載波的下變頻和解調(diào)。接收器的目標是在ADC獲得最小附加噪聲和互調(diào)失真之前，完成這個信號調(diào)理，同時避免超過ADC的最大范圍。

　　射頻卡架構(gòu)師更愿意盡可能地集成時鐘樹。不僅是上述理由，而是由于每個時鐘樹元件都有自己的抖動貢獻，它可以推動時鐘信號超出規(guī)范。有了這種集成，不僅可產(chǎn)生射頻與中頻調(diào)制時鐘，而且可以產(chǎn)生ADC和DAC的采樣時鐘及其他數(shù)字元件時鐘，如CPU、ASIC和FPGA。

　　與涉及射頻信號路徑的時鐘相比，這些數(shù)字元件的時鐘通常有更寬泛的規(guī)格;周期抖動是最常見的主要問題。當隨著這些更敏感的時鐘在同一個芯片上生成這些時鐘時，會出現(xiàn)兩個問題。首先，數(shù)字時鐘信號很少是射頻卡輸入時鐘信號的整倍數(shù)，所以必須利用分數(shù)反饋或小數(shù)輸出分頻技術(shù)來生成。然而，這兩種技術(shù)要在時鐘芯片內(nèi)和時鐘輸出上引入明顯的寄生含量。其次，數(shù)字時鐘芯片(或生成時產(chǎn)生的任何寄生含量)降至接近射頻、中頻或采樣頻率無法輕易過濾掉，所以必須加以避免。這些響應區(qū)域以外的頻率分量可能降低信噪比，無論是否作為寬帶噪聲(如果沒有濾波)還是通過混疊進入臨界頻率范圍都是如此。

　　混頻器、ADC和DAC的頻率影響

　　混頻器是一種用來將高頻率信號與低頻率信號相互轉(zhuǎn)換的模擬元件。在大多數(shù)基站射頻卡設計中，混頻器是將信號從射頻轉(zhuǎn)換到中頻或從基帶轉(zhuǎn)換到射頻。時鐘樹設計關(guān)注的主要問題是頻率混疊問題。當多個頻率通過一個非線性器件時，這些頻率會互相影響。這些相互作用被稱為互調(diào)積?；祛l器的功能是獲得兩個輸入頻率并生成一個輸出頻率，要么是兩個頻率的和(上轉(zhuǎn)換)，要么是兩個頻率的(降頻)差。

　　現(xiàn)今的射頻卡旨在恢復多載波性質(zhì)的信號。因此，理想的信號不是單音頻線的有用信號，而是包含全系列的音頻線，它均勻分布在整個響應頻段。這些線代表被恢復的各個信道。不幸的是，因為這個多載波信號貫穿于混頻器等非線性元件，這里的每個信道都將彼此互調(diào)。信道的整齊間隔將導致奇數(shù)階積幾乎完全落在被恢復的信道頂部。放在混頻器前的濾波器將用于減弱噪聲，這將有助于實現(xiàn)偶數(shù)階積。放在混頻器后的濾波器將消除下降到響應頻段以外的互調(diào)積，但對于帶內(nèi)奇數(shù)階積什么事也做不了，因為它們下降得過于接近有用信號。

　　雖然放在混頻器后的帶通濾波器可以省去不想要的潔音線，這還算不錯，但采樣時鐘的任何抖動都會將潔音線轉(zhuǎn)入一個邊緣(skirt)，如圖2所示。來自每個不受歡迎積的邊緣的尾巴將對濾波器通帶內(nèi)有一定的影響，這稱為寬帶噪聲。混頻器產(chǎn)生的任何時鐘(或ADC或DAC)必須有一個極低的噪聲層，以減少其寬帶噪聲。

圖2 相互混頻的效果

　　不需要的信號被稱為“干擾”或“阻斷(blocker)”，進入混頻器的輸入將對時鐘信號的規(guī)格產(chǎn)生影響。它們可能包含通過天線接收的其他信號，或耦合進入接收信號路徑的系統(tǒng)內(nèi)部信號。雖然可將有用信號從廣泛頻率中分離出來的“阻斷”可通過預濾波器得到明顯抑制，但接近有用信號的頻率仍會通過。此外，在像LTE這樣的協(xié)議中，有用信號具有較低的平均功率，即使是通過濾波器來衰減“阻斷”，可能仍然含有足夠的能量與有用信號競爭。

　　這種就是進入混頻器的時鐘相位噪聲邊緣必須盡可能“窄”的原因。“阻斷”上相互混頻的相位噪聲的傳播必須保持在最低限度。射頻卡設計的主要挑戰(zhàn)之一是選擇卡的頻率，著眼于最大限度地從有用信號的頻率中分離“阻斷”及其互調(diào)積。

　　ADC抖動的其他影響

　　由于ADC是采樣數(shù)據(jù)系統(tǒng)，而不是完全線性的轉(zhuǎn)換，在有用輸入信號、不需要的(“阻斷”)信號和采樣時鐘之間，它們也將受到互調(diào)積所有相同的影響。

　　然而，還有另一種推動ADC采樣時鐘規(guī)格的影響。這就是孔徑抖動效果，如圖3所示。

圖3 ADC的孔徑抖動

　　其基本概念是，任何時間不確定性的采樣都可以通過三角法轉(zhuǎn)換成該采樣振幅的不確定性。振幅的不確定性可導致ADC信噪比的下降。一旦已知了輸入信號的頻率，RMS抖動目標可確定為ADC的理想信噪比。一旦達到目標，ADC內(nèi)的時鐘樹固有抖動即可分解出來，以確定采樣時鐘的目標RMS抖動規(guī)格。

　　時鐘抖動對DAC的影響

　　用于發(fā)送路徑的數(shù)模轉(zhuǎn)換器(DAC)把一個數(shù)字表示的基帶信號轉(zhuǎn)換為一個模擬表示的基帶信號，以便隨后轉(zhuǎn)換為RF頻率，并放大到所需的發(fā)射功率。射頻卡設計師將關(guān)注固定卡的頻率規(guī)劃，以確保DAC的采樣頻率不會與接收卡端的臨界頻段重疊。這很重要，因為DAC受到來自兩個潛在機制的頻率生成圖像的影響。

　　第一種機制與ADC和混頻器中發(fā)生的情況相同，采樣時鐘的卷積(fLO)和輸入信號(fIN) 產(chǎn)生的頻率都在N·fLO+M·fIN。此卷積結(jié)果來自于轉(zhuǎn)換器的非線性。對采樣時鐘抖動有關(guān)要求的影響與ADC類似。

　　第二個機制是大多數(shù)DAC工作方式中不可避免的結(jié)果。如圖4所示，在每個采樣時鐘沿，DAC的輸出將很快切換到一個新的電壓等級以代表數(shù)字采樣值。此值將保持到下一次采樣的時鐘沿。輸出僅匹配每一次采樣時鐘的所需波形。

圖4 DAC輸出與理想輸出的比較 

　　這將導致引入誤差能量。此外，大多數(shù)DAC都將受到某種時鐘饋通的影響，導致N·fLO進一步出現(xiàn)尖峰。為此，采樣時鐘頻率往往會大大高于奈奎斯特的要求，這樣饋通尖峰就遠遠超出了響應頻率，因此可以很容易地濾波。

　　DAC輸出波形將通過模擬重建濾波器盡可能多地消除這類不必要的頻率。如果時鐘抖動和相位噪聲邊緣可以很好地控制，濾波器的設計將更加容易，實現(xiàn)成本也較低。除了采樣時鐘在特定偏移條件下的具體位噪聲水平要求，還有一個頻率范圍內(nèi)集成RMS抖動的規(guī)范。這是由于時鐘抖動造成理想輸出波形的畸變。這將降低DAC的總諧波失真(THD)或信噪加失真比(SINAD);必須保持在規(guī)范以內(nèi)，以防止降低射頻卡的誤差矢量幅度(EVM)。在發(fā)送端，較低的時鐘抖動可直接讓EVM更好，或用來放寬波峰因數(shù)/峰均功率比降低電路的設計限制。

　　射頻卡內(nèi)的相位調(diào)整要求

　　除了基本的語音和數(shù)據(jù)傳輸服務，許多移動用戶還需要其他服務。例如，利用一組信號發(fā)射塔通過三角法實現(xiàn)用戶的精確定位。當所有天線在彼此發(fā)射和接收相位校準信號時，通過射頻三角法可以實現(xiàn)最佳的精確定位。一些這樣的服務需要獨立的基站在其之間以少于50ns的速度運行。一個射頻卡的預算在于：相對于同一系統(tǒng)中的其他無線卡，它可能引入多少相差異。這就是每個射頻卡利用一個內(nèi)部時鐘輸入信號生成其內(nèi)部所有頻率的另一個原因。它可確?？ㄉ纤袝r鐘的相位校準至少有一個共同的出發(fā)點。

　　總結(jié)

　　射頻卡需要利用一個往往有噪聲的輸入時鐘生成各種時鐘。這些輸出時鐘當中很少與輸入時鐘是整數(shù)關(guān)系。所有時鐘必須注意其總噪聲數(shù)量，以防止噪聲耦合到關(guān)鍵電路。專門針對混頻功能的時鐘包括ADC和DAC，對RMS抖動以及噪聲邊緣都有嚴格的規(guī)范，以避免射頻信號路徑中產(chǎn)生阻斷信號。